Universidad Nacional de General Sarmiento

Tema 1 - Repaso

Cátedra: Organización del Computador II
Lic. Juan Pablo Moreno


Reduced Instruction Set Computing (RISC) vs Complex Instruction Set Computing (CISC)

Son arquitecturas de CPU opuestas

- RISC utiliza instrucciones simples y rápidas que se ejecutan en un solo ciclo, siendo más eficiente energéticamente.

- CISC emplea instrucciones complejas que realizan múltiples operaciones por instrucción, optimizando el tamaño del código


RISC vs CISC


RISC
Machine instructions
Instruction execution
CISC
Machine instructions
Microcode conversion
Microinstructions
Microinstruction execution

RISC vs CISC


Característica	CISC (Complex Instruction Set)	RISC (Reduced Instruction Set)
Enfoque principal	Énfasis en el **hardware**.	Énfasis en el **software**.
Instrucciones	Múltiples tamaños y formatos de instrucción.	Instrucciones de un mismo conjunto con pocos formatos.
Registros	Posee **menos** registros.	Utiliza **más** registros.
Modos de direccionamiento	Más modos de direccionamiento.	Menos modos de direccionamiento.
Implementación	Uso extensivo de **microprogramación**.	Mayor complejidad en el **compilador**.
Tiempo de ejecución	Las instrucciones toman una cantidad variable de ciclos de reloj.	Las instrucciones toman **un solo ciclo** de reloj.
Segmentación (Pipelining)	La segmentación es **difícil** de implementar.	La segmentación es **fácil** de implementar.

Sistema de Buses - Modelo modificado con un solo bus



Cuello de botella de Von Neumann

La búsqueda de instrucciones en la memoria principal (más lenta que el procesador) se convierte en un cuello de botella.



Evolución de los microprocesadores Intel


Etapas evolutivas

- Arquitectura 16 bits (8086 – 80286)
- Arquitectura 32 bits IA-32
- Arquitectura 64 bits x86-64

Evolución de los microprocesadores

- Intel 8086 y 8088
- Intel 80186
- Intel 80286
- Intel 80386 (nacimiento de IA-32)
- Intel 80486
- Pentium
- Pentium Pro, Pentium II y Pentium III
- Intel Core de cuarta generación


Evolución de los microprocesadores Intel



Arquitectura Intel 8086/8088

Las unidades de ejecución son idénticas en ambos microprocesadores, pero las unidades de interfaz del bus son diferentes

- En 1978 Intel lanzó al mercado el primer microprocesador de 16 bits el 8086
- En 1979 apareció el 8088 es un procesador casi idéntico al 8086. La única diferencia entre ambos es el tamaño del bus de datos externo.



Introducción del modo protegido

Este modo permitía implementar características fundamentales para sistemas operativos multitarea:

- protección de memoria
- aislamiento entre procesos
- control de acceso a recursos
- gestión segura de programas concurrentes

El concepto clave era que un programa no podía acceder libremente a toda la memoria del sistema, sino únicamente a la memoria asignada por el sistema operativo.

Descriptores de segmento

En el modo protegido, los segmentos dejaron de ser simples valores en registros y pasaron a estar definidos mediante descriptores de segmento almacenados en tablas especiales.

Cada descriptor contiene información como:

- dirección base del segmento
- tamaño del segmento
- tipo de segmento
- privilegios de acceso

Esto permitió implementar control de acceso a memoria, evitando que un programa sobrescriba memoria de otro programa o del sistema operativo.

Tablas de descriptores

Global Descriptor Table (GDT): contiene descriptores accesibles para todo el sistema.

Local Descriptor Table (LDT): contiene descriptores específicos de un proceso.

Esto permitió aislar programas entre sí.

Registros extendidos

Los registros de propósito general se ampliaron de 16 a 32 bits.

Registro 16 bits	Registro 32 bits
AX	EAX
BX	EBX
CX	ECX
DX	EDX

Introducción de la paginación

La paginación permite dividir la memoria en bloques de tamaño fijo llamados páginas.

El sistema operativo puede mapear direcciones virtuales a direcciones físicas mediante tablas de páginas.

Esto permitió implementar memoria virtual, una característica esencial de los sistemas operativos modernos.

Modo virtual 8086

El 80386 introdujo el modo virtual 8086, que permitía ejecutar programas antiguos del Intel 8086 dentro de un entorno protegido.

Esto garantizaba compatibilidad con software existente.

Pipeline de instrucciones

El 80486 implementó un pipeline de 5 etapas, que permite superponer la ejecución de varias instrucciones.

Etapas típicas del pipeline:

- Fetch
- Decode
- Execute
- Memory
- Write Back

Este mecanismo aumenta significativamente el rendimiento del procesador.

Memoria caché integrada

El 80486 fue el primer procesador x86 en integrar memoria caché L1 dentro del chip.

La caché almacena instrucciones y datos utilizados recientemente, reduciendo el tiempo de acceso a memoria.

Coprocesador matemático integrado

En procesadores anteriores, el cálculo de punto flotante era realizado por un coprocesador externo.

El 80486 incorporó la unidad de punto flotante (FPU) dentro del mismo chip.

Esto mejoró el rendimiento en aplicaciones científicas y de ingeniería.

Ejecución paralela

En procesadores anteriores, el procesador ejecutaba una instrucción por ciclo de reloj.

La arquitectura superescalar permite ejecutar múltiples instrucciones simultáneamente.

Esto se logra mediante múltiples unidades de ejecución.

Doble pipeline

El Pentium incorporó dos pipelines:

- pipeline U (primario): Ejecuta cualquier instrucción, tanto simples como complejas
- pipeline V (secundario): Ejecuta únicamente instrucciones simples de enteros (instrucciones de uso frecuente)

Esto permitió ejecutar dos instrucciones por ciclo en condiciones ideales.

Bus de datos de 64 bits

El Pentium amplió el bus de datos externo a 64 bits, duplicando la cantidad de datos transferidos por ciclo.

Esto mejoró el acceso a memoria.

Ejecución fuera de orden

En arquitecturas tradicionales, las instrucciones se ejecutan estrictamente en el orden en que aparecen en el programa. Sin embargo, esto puede generar bloqueos en el pipeline cuando una instrucción depende del resultado de otra.

La ejecución fuera de orden permite:

- reorganizar instrucciones
- ejecutar primero aquellas que no tienen dependencias
- maximizar el uso de las unidades de ejecución.

Ejecución especulativa

Consiste en predecir el resultado de una instrucción de salto y continuar ejecutando instrucciones posteriores antes de conocer el resultado real.

- Si la predicción es correcta: se gana tiempo de ejecución.
- Si la predicción es incorrecta: se descartan los resultados y se reanuda la ejecución correcta.

Arquitectura x86-64

La arquitectura moderna x86-64 amplía los registros a 64 bits.

Características

- Múltiples núcleos
- Ejecución fuera de orden avanzada
- Caché multinivel
- Soporte para virtualización
- Extensiones vectoriales

Ampliación del espacio de direcciones

En arquitecturas de 32 bits: 2^{32} = 4 GBytes

Esto resultó insuficiente para aplicaciones modernas.

La arquitectura x86-64 amplía el espacio teórico a: 2^{64}

Aunque en la práctica se utilizan menos bits.

Nuevos registros

Los registros se amplían a 64 bits.

EAX → RAX

Además, se agregaron nuevos registros:

R8 – R15.

Esto mejora el rendimiento de compiladores y aplicaciones.

Arquitectura multinúcleo

Los procesadores modernos incluyen múltiples núcleos de procesamiento, permitiendo ejecutar varios hilos simultáneamente.

Esto mejora el rendimiento en:

- Servidores
- Aplicaciones científicas
- Procesamiento paralelo

Jerarquía de memoria caché

Los procesadores modernos incorporan múltiples niveles de caché

- Cache L1
- Cache L2
- Cache L3

Modos de operación IA-32

Pueden operar en distintos modos

- Modo real: corresponde al funcionamiento original del Intel 8086.
- Modo protegido: Introducido con el Intel 80286.
- Modo sistema (System Management Mode): en arquitecturas modernas se incluye un modo sistema o supervisor, utilizado por el sistema operativo para ejecutar operaciones privilegiadas.

Modo Real (Real-address)

Características:

- Direccionamiento de 20 bits
- Máximo 1 MB de memoria
- Sin protección de memoria
- Acceso directo a hardware

Este modo es utilizado durante el arranque o reinicio del sistema.

Modo Protegido

Es el modo nativo del procesador. Puede ejecutar directamente código de modo real, en un ambiente protegido y multitarea. (virtual 8086)

Características:

- Acceso a memoria extendida
- Protección entre procesos
- Niveles de privilegio
- Soporte para multitarea

Se definen cuatro anillos de privilegio:

- Ring 0: Kernel
- Ring 1: Servicios del sistema
- Ring 2: Drivers
- Ring 3: Aplicaciones

Modo Protegido



System Management Mode (SMM)

En arquitecturas modernas se incluye un modo sistema o supervisor, utilizado por el sistema operativo para ejecutar operaciones privilegiadas.

Este modo permite:


- Manejo de memoria
- Control de dispositivos
- Gestión de interrupciones

Ejecución especulativa




SIMD - MMX , SSE

Paralelismo a nivel de datos




MIMD (Multiple Instruction Multiple Data)




Hyper Threading

- Simula tener más núcleos para el SO
- 2 Hilos (Threads) por núcleo.
- Aprovecha las unidades de ejecución ociosas.
- Mejora la performance sin aumentar mucho el consumo.



FPU x87 IA-32


Processor
Coprocessor
8086
8088
286
386SX
386DX
486SX
487SX1
486SX2
486DX
486DX2
486DX4/5x86
Intel Pentium/Pentium MMX
Cyrix 6x86/MI/MII
AMD K5/K6/Athlon /Duron
Pentium II/III /Celeron/Xeon
8087
8087
287
387SX
387DX
487SX, DX2/OverDrive[9]
Built-in FPU
DX2/OverDrive[30]
Built-in FPU
Built-in FPU
Built-in FPU
Built-in FPU
Built-in FPU
Built-in FPU
BUS_COHERENCY
CACHE_COHERENCY
INSTRUCTION_DECODE
MEMORY_CONTROLLER
FPU
CPU

Estándar IEEE 754


El estándar define cinco formatos binarios de diferentes tamaños. Los básicos son de 32, 64 y 128 bits. Cada uno con su correspondiente exponente de 8, 11 y 15 bits, respectivamente.

Nombre	Nombre común	Bits Man.	Bits Exp.	Sesgo Exp.	E_{min}	E_{max}
binary16	Media precisión	11	5	$2^4 - 1 = 15$	-14	15
binary32	Simple precisión	24	8	$2^7 - 1 = 127$	-126	127
binary64	Doble precisión	53	11	$2^{10} - 1 = 1023$	-1022	1023
binary128	Cuádruple precisión	113	15	$2^{14} - 1 = 16383$	-16382	16383
binary256	Óctuple precisión	237	19	$2^{18} - 1 = 262143$	-262142	262143

FLOATING POINT STANDARD


PRECISION MAP

Registro stack de la FPU x87




Registro de estado de la FPU x87


El contenido del registro de status de x87 FPU se puede almacenar en la memoria utilizando las instrucciones FSTSW / FNSTSW, FSTENV / FNSTENV, FSAVE / FNSAVE y FXSAVE. También se puede almacenar en el registro AX de la unidad entera, utilizando las instrucciones FSTSW / FNSTSW.




Instrucciones de carga de constantes



Gestión de Memoria x86




Modelos de memoria




Registros de segmentos

Un selector de segmento es un puntero especial que identifica un segmento en la memoria.



Traducción de direcciones Lógicas

En modo protegido, el procesador utiliza dos etapas de traducción de direcciones para llegar a una dirección física: traducción de direcciones lógicas y paginación de espacio de direcciones lineales.



Descriptor de segmento

Un descriptor de segmento es una estructura de datos en un GDT o LDT que proporciona al procesador el tamaño y la ubicación de un segmento, así como control de acceso e información de estado. Los descriptores de segmento generalmente son creados por compiladores, enlazadores, cargadores, o el sistema operativo.





Tabla de descriptores de segmento

Es un array descriptores de segmento que puede contener hasta (8192)

2^{13} descriptores de 8 bytes. Existen dos tipos:


- GDT (tabla de descriptores globales).
- LDT (tabla de descriptores locales).



Segmentación

La segmentación permite que el espacio de direcciones físicas de un proceso no sea contiguo. Tiene como problema encajar fragmentos de memoria de diferentes tamaños en el almacén de respaldo.


La paginación es otro esquema de administración de memoria que ofrece esta ventaja.



Método básico de paginación

Cada dirección generada por la CPU se divide en dos partes:


- Número de página (p)
- Desplazamiento (d)



Paginación - Soporte por Hardware

Translation look-aside buffer(TLB)


Algunos sistemas proporcionan un registro PTLR, para indicar el tamaño de la tabla de páginas.



Paginación

Una ventaja de la paginación es la posibilidad de compartir código común.

Sobre páginas de código puro, no se auto-modifica: nunca cambia durante la ejecución.



Paginación en IA-32

La gestión de la memoria en los sistemas IA-32 se divide en dos componentes: segmentación y paginación, y funciona de la siguiente manera:

La CPU genera direcciones lógicas, que se entregan a la unidad de segmentación. La unidad de segmentación produce una dirección lineal para cada dirección lógica. La dirección lineal se entrega a la unidad de búsqueda, que a su vez genera la dirección física en la memoria principal. Por lo tanto, las unidades de segmentación y paginación forman el equivalente de la unidad de gestión de memoria (MMU).



Paginación en IA-32

La arquitectura IA-32 permite un tamaño de página de 4 Kb o 4 Mb.


Para páginas de 4 Kb, IA-32 utiliza un esquema de paginación de dos niveles en el que la división de la dirección de línea de 32 bits es la siguiente:



Una entrada en el directorio de la página es el indicador PageSize, que, si está configurado, indica que el tamaño del frame de la página es de 4 MB y no el estándar de 4KB. Si este indicador está configurado, el directorio de la página apunta directamente al frame de la página de 4 MB, omitiendo la tabla de la página interior; y los 22 bits de orden inferior en la dirección lineal se refieren al desplazamiento en el marco de página de 4 MB.

Paginación en IA-32 - PAE

- Respuesta a las limitaciones de memoria de 4 GB.
- Permite a los procesadores de 32 bits acceder a un espacio de direcciones físicas de más de 4 GB.
- La paginación pasó de un esquema de dos niveles a un esquema de tres niveles, donde los dos bits superiores se refieren a una tabla de puntero de directorio de una página.
- Soporta páginas de 2 MB.
- Admite hasta 64 GB de memoria física.



Universidad Nacional de General Sarmiento

Gracias!